コンテンツにスキップ

英文维基 | 中文维基 | 日文维基 | 草榴社区

Cannon Lakeマイクロアーキテクチャ

出典: フリー百科事典『ウィキペディア（Wikipedia）』
（Cannon Lakeから転送）
Cannon Lake
生産時期 2017年から2020年まで
生産者 インテル
プロセスルール 10nm
アーキテクチャ x64
マイクロアーキテクチャ Palm Cove
命令セット x86-64, Intel 64
コア数 2
前世代プロセッサ Kaby Lake
次世代プロセッサ Ice Lake
L1キャッシュ コアあたり64KiB
（命令32+データ32）
L2キャッシュ コアあたり256KiB
L3キャッシュ コアあたり最大2MiB
ブランド名
  • Core i3
テンプレートを表示

Cannon Lake（キャノンレイク）とは、インテルによって開発されたマイクロプロセッサのコードネームである[1]。

概要

[編集]

Cannon LakeはSkylakeのシュリンク版にあたり、インテルとして初めて10nmプロセスで製造された。AVX-512に対応し、AI用のアクセラレータが統合[2]されている。

当初計画の2015年出荷は年単位で延期され[3]、2017年においても動作デモ[4]やアナウンス[5][6]に留まった。最終的には2018年のCESで出荷を告げるものの[7]、第8世代Intel Coreプロセッサの一部として限定出荷されただけであった[8]。これは10nmプロセスの歩留まりが壊滅的で、目標のスペックを満たせなかったからである。

これまでインテルが掲げてきたチック・タック戦略は事実上崩壊し、ムーアの法則限界論を加熱させた[9]。

なお一般的なモバイル向けプロセッサ、およびデスクトップ向けプロセッサには14nmプロセスのまま性能を強化したCoffee Lakeが用意された。

その後、インテルは改良された10nm+にてIce Lakeの量産出荷を果たした。

特徴

[編集]
  • 10nmプロセス
  • Palm Coveコア
    • AVX-512及びIFMA,VBMI
    • SHA-NI,UMIP
  • Intel Gaussian & Neural Accelerator (GNA)
  • LPDDR4/X-2400対応
  • Gen10 Graphics (使用不可)
    • 最大EU数72
    • 共有L3キャッシュの増量
    • HDMI 2.0
    • DSC
  • CNL-PCH

製品構成

[編集]

モバイル向け

[編集]

第10世代のGPUが搭載されたが、何らかの理由により無効にされた状態で出荷となっている[10]。

ブランド 型番 コア
(スレッド) 		CPU周波数(GHz) GPU L3
キャッシュ

(MiB)

TDP

(W)

cTDP

(W)

価格(USD)
Base ターボ

ブースト

Core i3 8121U 2 (4) 2.2 3.2 — 4 15 — —

デスクトップ向け

[編集]

タブレット向け

[編集]
  • Cannon Lake-Y[13]
    • 2コア
    • GT2
    • TDP 5.2W

サーバー向け

[編集]
  • Cannon Lake-EP[14]
    • Purleyプラットフォーム
    • Omni-Pathファブリック 2ポート
    • 最大TDP 160W

脚注

[編集]
[脚注の使い方]

出典

[編集]
  1. ^ Intel’s Cannonlake 10nm Microarchitecture is Due For 2016 – Compatible On Union Bay With Union Point PCH
  2. ^ GNA Plugin - OpenVINO™ Toolki
  3. ^ 10Q Document 6.27.2015
  4. ^ “Intel、10nmで製造されるCannon Lakeをデモ。2017年中に出荷”. Impress Corporation (2017年1月5日). 2020年5月29日閲覧。
  5. ^ Intel Official Newsさんのツイート: "Another milestone for 10nm: Cannon Lake on track and we’ve now taped in Ice Lake, our 2nd-generation 10nm product."
  6. ^ Intel Technology and Manufacturing Day in China Showcases 10 nm Updates, FPGA Progress and Industry’s First 64-Layer 3D NAND for Data Center
  7. ^ Intel at CES 2018: 10nm [@8:35]
  8. ^ インテル、10nmの「Cannon Lake」チップを公開--中国でLenovo製品に初搭載か
  9. ^ 「ムーアの法則は終わった」、NVIDIAのCEOが言及
  10. ^ 株式会社インプレス (2018年12月12日). “Intelの次期内蔵GPUは1TFLOPSの性能で3Dゲームにも対応”. PC Watch. 2020年1月13日閲覧。
  11. ^ Intel Processors and Chipsets by Platform Code Name
  12. ^ Intel Corporation Will Finally Be Upping Its Core Counts With Cannonlake
  13. ^ Roadmap Intel : Gemini Lake et Cannon Lake en 2017, Coffee Lake en 2018, mais pas de 10 nm
  14. ^ Intel 14nm Skylake-EP and 10nm Cannonlake-EP Supported on Purley Platform – Up To 160W TDP, Arriving in 1H 2017

関連項目

[編集]
生産終了
x86以前（4ビット）
x86以前（8ビット）
x86（x86-16、16ビット）
IA-32（x86-32、32ビット）
x64（x86-64、64ビット）
IA-64（64ビット）
その他
現行
x64（x86-64、64ビット）
その他
マイクロ
アーキテクチャ
P5
 
P5ベースのコア
0.90 μm
0.60 μm
0.35 μm
0.25 μm
P6
 
P6ベースのコア
0.50 μm
0.35 μm
0.25 μm
180 nm
130 nm
90 nm
65 nm
NetBurst
 
NetBurstベースのコア
180 nm
130 nm
90 nm
65 nm
Core
 
Coreベースのコア
65 nm
45 nm
Atom
 
Atomのマイクロアーキテクチャ
参考
45 nm
32 nm
22 nm
14 nm
10 nm
Intel 7
Nehalem
 
Nehalemベースのコア
45 nm
32 nm
Sandy Bridge
 
Sandy Bridgeベースのコア
32 nm
22 nm
Haswell
 
Haswellベースのコア
22 nm
14 nm
Skylake
 
Skylakeベースのコア
14 nm
10 nm
Cypress Cove
 
Cypress Coveベースのコア
14 nm
Sunny Cove
 
Sunny Coveベースのコア
10 nm
Willow Cove
 
Willow Coveベースのコア
10 nm
Golden Cove (+Gracemont)
 
Golden Coveベースのコア
Intel 7
Raptor Cove (+Gracemont)
 
Raptor Coveベースのコア
Intel 7
Redwood Cove (+Crestmont)
 
Redwood Coveベースのコア
Intel 4
Intel 3
Lion Cove (+Skymont)
 
Lion Coveベースのコア
TSMC N3B
P6からRaptor LakeまでのIntelのCPUコアロードマップ
Atom (ULV) 製造プロセス x86
600 nm P6 Pentium Pro
(133 MHz)
500 nm Pentium Pro
(150 MHz)
350 nm Pentium Pro
(166–200 MHz)
Klamath
250 nm Deschutes
Katmai NetBurst
180 nm Coppermine Willamette
130 nm Tualatin Northwood
Banias NetBurst(HT) NetBurst(×2)
90 nm Dothan Prescott ⇨ Prescott‑2M ⇨ Smithfield
Tejas → ⇩ → Cedarmill (Tejas)
65 nm Yonah Nehalem (NetBurst) Cedar Mill ⇨ Presler
Core Merom (x86-64) DDR2 + DDR3
Bonnell Bonnell 45 nm Penryn
Nehalem Nehalem HT再導入, メモリコントローラ統合, PCH,
L3キャッシュ導入, 256 KiB L2キャッシュ/コア, DDR3
Saltwell 32 nm Westmere CPUパッケージに45 nmGPUを統合, AES-NI導入
Sandy Bridge Sandy Bridge リングバス, GPU on die, 非UEFIマザーボードの終焉, DDR3
Silvermont Silvermont 22 nm Ivy Bridge
Haswell Haswell FIVR, DDR3 + DDR3L
Airmont 14 nm Broadwell
Skylake Skylake DDR3L + DDR4
Goldmont Goldmont Kaby Lake /
Amber Lake
Goldmont Plus Coffee Lake 8コア (デスクトップ)
Whiskey Lake
Comet Lake 10コア (デスクトップ)
Cypress Cove Rocket Lake
Tremont Tremont 10 nm Palm Cove Cannon Lake SoC
Sunny Cove Ice Lake 512KiB L2キャッシュ/コア Lakefield
Willow Cove Tiger Lake Xe グラフィックス
Gracemont Gracemont Intel 7 Golden Cove Alder Lake Hybrid, DDR5, PCIe 5.0
Raptor Cove Raptor Lake 2MiB L2キャッシュ/Pコア
  • 取消線nameは計画中止
  • 太字nameはマイクロアーキテクチャ名
  • 斜体nameは将来の計画
「https://ja-two.iwiki.icu/w/index.php?title=Cannon_Lakeマイクロアーキテクチャ&oldid=100939486」から取得