コンテンツにスキップ

英文维基 | 中文维基 | 日文维基 | 草榴社区

Adapteva

出典: フリー百科事典『ウィキペディア（Wikipedia）』
Adapteva, Inc
業種 半導体産業
設立 2008年3月
創業者 Andreas Olofsson
本社
マサチューセッツ州レキシントン
、
アメリカ合衆国の旗 アメリカ合衆国
主要人物
 Andreas Olofsson, CEO
製品 中央処理装置
所有者 自己資本
ウェブサイト adapteva.com

Adaptevaは低消費電力のマルチコアマイクロプロセッサの設計を専門に扱うファブレス半導体企業である。同社は単一のチップに1000個の専用のプロセッシングコアを備えた設計を発表した2社目の企業である。[1][2]

会社名は"adapt"とヘブライ語で自然を意味する"Teva"を組み合わせたものである。社名は会社の鍵となる技術と事業哲学を反映する。

歴史

[編集]

Adaptevaは2008年3月にAndreas Olofssonによって設立された。同社は携帯デバイス市場向けに浮動小数点演算のエネルギー効率を10倍に高める事を目標として設立された。2009年5月にMr. Olofssonは新しい強力な並列演算マルチコアコンピュータアーキテクチャを基にした最初の試作機の設計を完了した。初期の試作機は65nmルールで製造され、16基の独立したマルチコアプロセッサを備えた。2009年10月に初期の試作機でAdaptevaはSeries-AでUS$1.5百万ドルをニューハンプシャー州コンコードのBittWareから調達した。[3]

Adaptevaの最初の市販のチップの製品は2011年5月初頭に試用的に販売が開始され、まもなく単一のチップ上に4,096のコアを搭載する事が発表された。

2011年10月に発表された現在の製品のEpiphany IIIは28 nmルールで設計が完了して、65 nmルールで製造されたチップが入手可能で64コアを備えた28nm版は2012年1月に入手可能になると述べられ、既に試用販売は出荷済みだが2014年8月時点では一般の入手はできない。

製品

[編集]

Adaptevaの主要な製品群はマルチコアのMIMDアーキテクチャの拡大可能なEpiphanyである。Epiphanyのアーキテクチャは4,096個までの単一32ビットフラットメモリー空間を共有するRISCアウト・オブ・オーダー実行マイクロプロセッサを収容可能だった。Epiphany-アーキテクチャ内のそれぞれのRISCプロセッサは1GHzまでのクロック周波数で2GFLOPS (単精度)の64× 32-ビットの統一レジスタファイルを備えたスーパースカラー(整数または単精度)マイクロプロセッサである。EpiphanyのRISCプロセッサは単精度浮動小数点用に最適化された[4]専用の命令セットのアーキテクチャ(ISA)だが、GNU-GCCのツール類を使用した高水準のANSI Cでプログラムが可能である。それぞれのRISCプロセッサ(現在の実装ではアーキテクチャ内に固定されていない)は32KBのローカルメモリを備える。(おそらくそれぞれのコアに重複する)コードとスタック空間はローカルメモリ内にある。さらに(大半の)一時的なデータは最高速度で転送される。データは同様に他のプロセッサコアのローカルメモリからの接続でも転送速度は制限され、或いはチップ上ではないRAMからは大幅に転送速度の制限を受ける。

メモリアーキテクチャは一般的に明示的な記憶階層やキャッシュメモリを採用せず、ソニー/東芝/IBMのcellプロセッサに似ているが、さらにチップ上以外とコア間負荷とストレスがサポートされる事による恩恵が得られる。

これにより従来のシステム内でコアの数によって実用的な限界がある複雑なキャッシュの一貫性のハードウェアに必要性を除去する。設計はコレを考え出すための実行費用を避けるためにプログラマに独立したデータ接続の類型の大幅な予測を増幅する事を企図する。 全てのプロセッサノードは効率的なメッセージの通過を企図してNetwork On Chipで接続する[5]。

Epiphany マルチコアプロセッサ

[編集]
Parallellaシングルボードコンピュータに搭載された16コアのAdapteva Epiphany E16G301

2012年8月19日にAdaptevaはEpiphanyマルチコアプロセッサに関する複数の仕様と情報を公開した[6]。

    E16G301の技術情報[7]   E64G401[8]
コア数 16 64
コア周波数 MHz 1000 800
コア処理速度 GFLOPS/s 2 1.6
"合計 GHz" 16 51.2
合計 GFLOPS 32 102
mm² 8.96 8.2
nm 65 28
W def. 0.9 1.4
W max. 2 2

2012年9月、16コア版のEpiphany-III (E16G301)が65 nmプロセス[9](11.5 mm2, 500 MHz チップ[10])を使用して生産され、64コアのEpiphany-IV (E64G401)技術試用品(800 MHz)がGlobalFoundriesの28 nmプロセスを使用して生産された[11]。

Epiphanyマルチコアアーキテクチャの初期の市場は以下が含まれる:

Parallella 計画

[編集]
16-コア Epiphany チップと Zynq-7010 FPGAを搭載したParallella シングルボードコンピュータ

2012年9月、Adaptevaはキックスターターで"スーパーコンピュータを全ての人へ"として販売するParallella計画を始動した。 プラットホーム用のアーキテクチャのリファレンスマニュアルがキャンペーンの一環として計画への賛同者に対して出版された[12]。一ヶ月で目標のUS$750,000ドルが集まり、最小のUS$99ドルの出資者は1個の素子を受け取る事ができ、当初の期日は2013年5月に設定されたものの、16コアのEpiphanyチップを搭載した最初のシングルボードコンピュータが最終的に出荷されたのは2013年12月だった[13]。

予定された基板の大きさは86 mm × 53 mm (3.4 in × 2.1 in)だった[14][15][16]。

キックスターターでのキャンペーンは成功してUS$898,921ドルが集まった[17][18]。US$3百万ドルの目標額には到達しなかったので64コア版のParallellaは量産されない見通しである[19]。キックスターターの利用者達はさらにUS$750ドル以上を寄付して64コアプロセッサ(1枚のウエハーから50チップの初期の試作品が製造される)の"parallella-64"版の入手を目指す予定である[20]。

  • プロセッサ:1GHzで作動する(Xilinx社のZynqチップの一部の)NEONを備えたデュアルコアの32ビットARM Cortex-A9
特徴
プロセッサ NEONを備えたデュアルコア 32-bit ARM Cortex-A9 1 GHz (ザイリンクス製Zynqチップの一部)
コプロセッサ      16-コア Epiphany III マルチコア アクセラレーター (E16)
性能 16 コア[19] それぞれ600 MHz, 25–26 GFLOPs (予備;[14] 単精度), 25 GIPS[21]
メモリ 1 GB DDR3L RAM
USB 2× USB 2.0 (USB 2.0 HS and USB OTG)
イーサネット 10/100/1000
ディスプレイ出力 HDMI
保存 16 GB microSD
拡張端子 2個の 48-端子 GPIO 拡張端子
電力 USB 電力供給式 (2.5 W) 或いは 5 V DC (~5 W)

性能

[編集]

ExtremetechのJoel Hruskaはこの計画に対して後述のような軽蔑的な意見を持つ。"Adapteva はEpiphany IVが実際にもたらすのはローカルキャッシュを備えない小容量の記憶域の16–64 の少ないコアで低速のクロックコアに関連して今尚特定の用途にしか対応しかできないのに売り手はスーパーコンピューターだと主張する。"[22]

Epiphanyチップはどの近代的なスーパーコンピュータ並の性能にも達していない。:現在の16コアまたは64コアのEpiphanyチップは単精度でそれぞれ25または100 GFLOPで近代的なPCのプロセッサ(Core i7-4770K (Haswell)では 4× コア @ 3.5 GHz AVX2: 177 GFLOPS,[23] 倍精度)の浮動小数点性能にさえ遠く及ばない。

しかしながら、E16 Epiphanyチップ[24]を備えた最新のParallella基板は(一例として1976年当時の最速のスーパーコンピュータであるCray 1の瞬間最高性能は80 MFLOPSで1985年の後継のCray 2では瞬間最高性能は1.9 GFLOPSだった。)多くの古いスーパーコンピュータの性能と競争可能で並列コードの開発で確実に使用できる。;スーパーコンピュータの独特のアーキテクチャ(メッセージ通過と NUMA)は従来のSMP機と比較して潜在的に便利な開発システムに仕立てられる。

5 Wという消費電力とチップの面積あたりの性能がGFLOPS/mm2という観点では現在のE16 Epiphanyチップは現在入手可能などのチップよりも性能が優れており、'embarrassingly parallel' GPUの用途のために拡大した並列アーキテクチャが設計された。

アーキテクチャは同様にParallellaボードをクラスター化して高速チップ内'eMesh'内部接続でコアの論理グリッドを拡大する事を企図する。

16コアのParallellaはおよそ5.0 GFLOPs/Wで、28 nmプロセスで生産される64コアのEpiphany-IVは50 GFLOPs/W (単精度)[25]で、15 GFLOPS/Wを基にした32枚のシステムである[26]。AMDとNvidia製のGPUと比較すると2009–2011年の時期に単精度で10 GFLOPs/Wに到達した[27]。

出典

[編集]
  1. ^ Clark, Don (May 3, 2011). “Startup Has Big Plans for Tiny Chip Technology”. ウォール・ストリート・ジャーナル. http://blogs.wsj.com/digits/2011/05/03/startup-has-big-plans-for-tiny-chip-technology/ May 3, 2011閲覧。 
  2. ^ "IBM says Kilocore technology will outrun today's mobile processors". Tom's Hardware. 2006.
  3. ^ “From RTL to GDSII in Just Six Weeks”. From RTL to GDSII in Just Six Weeks. EETimes (2010年). October 26, 2010閲覧。
  4. ^ “Epiphany Architecture Reference Manual” (2012年8月19日). 2015年9月5日時点のオリジナルよりアーカイブ。 Template:Cite webの呼び出しエラー：引数 accessdate は必須です。
  5. ^ “Startup Launches Manycore Floating Point Acceleration Technology”. Startup Launches Manycore Floating Point Acceleration Technology. HPCWire (2011年). May 3, 2011閲覧。
  6. ^ “Epiphany Multicore IP. Example Configurations” (August 19, 2012). 2018年5月13日閲覧。
  7. ^ Epiphany-III 16-core 65nm Microprocessor (E16G301) // admin (August 19, 2012)
  8. ^ Epiphany-IV 64-core 28nm Microprocessor (E64G401) // admin (August 19, 2012)
  9. ^ Silicon devices // Adapteva
  10. ^ Linley Gwennap, Adapteva: More Flops, Less Watts. Epiphany Offers Floating-Point Accelerator for Mobile Processors. // Microprocessor Report, June 2011
  11. ^ Michael Feldman, Adapteva Unveils 64-Core Chip // HPCWire
  12. ^ Andreas Olofsson, Epiphany Documentation Release
  13. ^ Update #46: First Parallella User Created Video
  14. ^ a b Rick Merritt, Adapteva Kickstarts Hundred-Dollar Supercomputer // EETimes, September 27, 2012
  15. ^ "Parallella - Supercomputing for Everyone(slidecast)" // Adapteva Founder & CEO Andreas Olofsson (September 28, 2012)
  16. ^ Parallella: A Supercomputer For Everyone by Adapteva, Project page at Kickstarter
  17. ^ Parallella: A Supercomputer For Everyone // Kickstarter project, by Adapteva
  18. ^ Hiawatha Bray, Adapteva creates efficient, cheap microchip with help from Kickstarter. ‘Crowdfunding’ puts a tiny, fast computer closer to production // The Boston Globe, December 2, 2012
  19. ^ a b Andrew Back, Introducing the $99 Linux Supercomputer, Linux.com, January 24, 2013: "pledges of $99 or more being rewarded with at least one board with a 16-core device. ... The 16-core Epiphany chip delivers 26 GFLOPS of performance and with the entire Parallella computer consuming only 5 watts"
  20. ^ 64-core version of the Parallella board now offered! // Adapteva blog at Kickstarter, October 25, 2012: "The Epiphany-IV (64+2) core Parallella board will be offered for pledges above $750. ... the fact that we only get 50 dies per wafer for these initial prototype runs. We can't disclose wafer pricing and yields at 28nm,"
  21. ^ Parallella Reference Manual 4.13.2.13, page 6-7 // Adapteva, 2013
  22. ^ Joel Hruska (September 28, 2012). “Adapteva turns to Kickstarter to fund massively parallel processor”. Extremetech. http://www.extremetech.com/electronics/137085-adapteva-turns-to-kickstarter-to-fund-massively-parallel-processor 
  23. ^ Dr. Donald Kinghorn (August 26, 2013). “Haswell Floating Point Performance”. Puget Systems Blog. September 3, 2014閲覧。
  24. ^ Andreas Olofsson (July 14, 2014). “New Parallella Product Offerings”. Parallella Blog. September 3, 2014閲覧。
  25. ^ Feldman, Michael (August 22, 2012). “Adapteva Unveils 64-Core Chip”. HPCWire. September 3, 2014閲覧。
  26. ^ “Adapteva Reveals A-1 Supercomputing Platform at ISC14”. HPCWire, press-release of Adapteva (June 23, 2014). September 3, 2014閲覧。
  27. ^ “CPU, GPU and MIC Hardware Characteristics over Time. Raw Compute Performance - Comparison of GFLOP/sec per Watt for single precision arithmetics. Higher is better.”. Karl Rupp (June 24, 2013). September 3, 2014閲覧。

追加資料

[編集]

外部リンク

[編集]
「https://ja-two.iwiki.icu/w/index.php?title=Adapteva&oldid=101076098」から取得